优化PPA的过程正受到越来越多因素的制约:应用、IP和其他组件的可用性不同,工程师对不同工具和方法的熟悉程度也不尽相同。例如,同样的设计目标既可以用更大的处理器实现更高性能,也可以用更小、更专业的处理元件更紧密的结合软件来实现。因此,即使在相同领域和相同的功率设计目标下,也会有许多不同的方法可以实现相同的目标。并且方案优劣的评价标准也是因领域和供应商的具体需求而异的。
为了缕清这些因素,EDA供应商开始寻求人工智能和机器学习技术的帮助。芯片供应商们正致力于将各种AI功能集成到工具流中。根据麻省理工学院和德克萨斯大学奥斯汀分校的研究人员的论文,迄今为止该领域研究成果喜人。研究人员表示,使用了深度强化学习算法的设备在某些任务上的表现已经超过了人类。
在六个小时的实验中,研究人员通过对比使用强化学习的图卷积神经网络方法、传统的黑盒优化方法(贝叶斯优化、进化算法)、随机搜索方法、具有五年经验的设计师这四者的成果得到结论:带有迁移学习的强化学习方法可以取得更好的效果。换言之,基于人工智能的工具可以使晶体管设计更加高效。
如今,包括谷歌、英伟达、新思科技、Cadence、三星和西门子在内的许多公司都已经有在芯片设计中使用人工智能的计划,其中部分公司甚至已经在生产中进行这种尝试。
人工智能如何改变芯片设计格局?
直到今天,人们在设计芯片的过程中仍然在使用各种设计工具进行电路、逻辑门、布线、布局的仿真和验证。这么做是为了最大限度的减少可能的错误并且节约时间和成本,但这个过程相当乏味且耗时。
AI比人类更懂芯片设计?
图 1:半导体设计流程中的各个步骤。 资料来源:eInfochips
设计芯片的流程有很多步骤:一般从确定芯片的规格和架构开始,然后遵循上面流程图中的各个步骤。在设计完成后,设计文件(GDS II)将会被发送给工厂。
当摩尔定律有效时,这个流程只需要根据实际情况进行微调即可。但随着制程红利正在消失,FinFET时代到来。由于先进制程研发成本的增高,芯片制造商们不得不开始寻找新的方法来实现PPA的优化。这种新变化显著增加了芯片设计流程的复杂程度,并使得按期交付芯片愈加困难。
“设计一个28nm芯片的平均成本仅为4000万美元,”IBS首席执行官Handel Jones说,“但现在设计一个7nm芯片的成本是2.17亿美元,设计一个5nm芯片的成本则是4.16亿美元,设计一个3nm芯片的成本甚至达到了5.9亿美元。”
随着芯片的迭代,晶体管数量已经从几千个增加到了数十亿个。这使得芯片上晶体管排布设计的异构性越来越高,并且它们通常都会采用某种先进封装工艺。与之前只需要考虑如何将更多的晶体管排列在同一空间不同,现在芯片设计中还需要考虑到功率密度、热预算需求、各种类型的机械和电气应力、邻近效应以及工作环境等复杂因素。这使得设计过程耗时大大增加,同时也堆高了设计成本。更糟糕的是,芯片制造商间的持续竞争迫使他们必须在更短时间内实现芯片的迭代,否则就会在竞争中处于劣势。这导致了芯片制造商没有试错机会:一次设计失误就代表着巨额损失。