下一代晶体管技术何去何从

大量的金钱和精力都花在探索FinFET工艺，它会持续多久和为什么要替代他们？

在近期内，从先进的芯片工艺路线图中看已经相当清楚。芯片会基于今天的FinFET工艺技术或者另一种FD SOI工艺的平面技术，有望可缩小到10nm节点。但是到7nm及以下时，目前的CMOS工艺路线图已经不十分清晰。

半导体业已经探索了一些下一代晶体管技术的候选者。例如在7nm时，采用高迁移率的FinFET，及用III-V族元素作沟道材料来提高电荷的迁移率。然后，到5nm时，可能会有两种技术，其中一种是环栅FET，和另一种是隧道FET(TFET)，它们在比较中有微弱的优势。原因都是因为最终CMOS器件的静电问题，一种是在沟道的四周围绕着栅极的结构。相比之下，TFETs是依赖陡峭的亚阈值斜率晶体管来降低功耗。

这场竞赛还远未结束。显然在芯片制造商之间可能已经达成以下共识：下一代器件的结构选择，包括III-V族的FinFET;环栅的FinFET;量子阱;硅纳米线;SOI FinFET和TFET等。

未来仍有很长的路要走。除此之外，还有另一条路可能采用一种垂直的芯片架构，如2.5D/3D堆叠芯片以及单片3DIC。

总之，英特尔，台积电和一些其他公司，它们均认为环栅技术可能会略占上风。Intel的Mayberry说，英特尔也正在研究它，这可能是能被每个人都能接受的工艺路线图。

芯片制造商可能需要开发一种以上的架构类型，因为没有一种单一的技术可为未来的应用是个理想的选择。Intel公司副总裁，元件技术和制造部主任Michael Mayberry说。这不可能是一个单一的答案，有许多不同的答案，将针对不同的细分市场。”

英特尔同样也对TFET技术表示出浓厚的兴趣，尽管其他人有不同的意见。最终的赢家和输家将取决于成本，可制造性和功能性。Mayberry说，例如，最为看好的是晶体管的栅极四周被碳纳米线包围起来，但是我们不知道怎样去实现它。所以这可能不是一个最佳的选择方案，它必须要能进行量产。

另一个问题是产业能否保持仍是每两年的工艺技术节点的节奏。随着越来越多的经济因素开始发挥作用，相信未来半导体业移动到下一代工艺节点的时间会减缓，甚至可能会不按70%的比例缩小，而延伸下一代的工艺节点。

延伸FinFET工艺

在2014年英特尔预计将推出基于14nm工艺的第二代FinFET技术。同样在今年，格罗方德，台积电和三星也分别有计划推出他们的14nm级的第一代FinFET技术。

intel公司也正分别开发10nm的FinFET技术，然而现在的问题是产业如何延伸FinFET工艺?对于FinFET技术，IMEC的工艺技术高级副总裁，An Steegen说，在10nm到7nm节点时栅极已经丧失沟道的控制能力。Steegen说，理想的方案是我们可以把一个单一的FinFET最大限度地降到宽度为5nm和栅极长度为10nm。

所以到7nm时，业界必须考虑一种新的技术选择。根据不同产品的路线图及行业高管的见解，主要方法是采用高迁移率或者III-V族的FinFET结构。应用材料公司蚀刻技术部的副总裁Bradley Howard说，从目前的态势，在7nm节点时III-V族沟道材料可能会插入。

在今天的硅基的FinFET结构中在7nm时电子迁移率会退化。由于锗(Ge)和III-V元素材料具有较高的电子传输能力，允许更快的开关速度。据专家说，第一个III-V族的FinFET结构可能由在pFET中的Ge组成。然后，下一代的III-V族的FinFET可能由锗构成pFET或者铟镓砷化物(InGaAs)组成NFET。

高迁移率的FinFET也面临一些挑战，包括需要具有集成不同的材料和结构的能力。为了帮助解决部分问题，行业正在开发一种硅鳍的替换工艺。这取决于你的目标，但是III-V族的FinFET将最有可能用来替代鳍的技术，Howard说。基本上，你做的是替代鳍。你要把硅鳍的周围用氧化物包围起来。这样基本上是把硅空出来用III-V族元素来替代。